特許
J-GLOBAL ID：200903079082104098
MOS-FET を用いた負荷駆動回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
中島 淳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-110758
公開番号（公開出願番号）：特開平6-326579
出願日： 1993年05月12日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 回路単体でMOS-FET をサージ電圧から確実に保護することができるMOS-FET を用いた負荷駆動回路を得る。【構成】 分岐線26はダイオード28、ツェナーダイオイード30が向合わせの状態で直列接続されている。ダイオード28は、制御回路18の出力端18Aから出力されるオン信号でMOS-FET 16がオンしたときに分岐線26への電流の流れを抑止する役目を有し、ツェナーダイオード30は、MOS-FET 16のオフ時に電源ライン14に正サージ電圧が加わった場合、VZD+Vf 以上のサージに対してゲート電位が持上げられ、MOS-FET 16をオンできる十分なゲート電圧となる。従って、MOS-FET 16はオン信号が出力されとものとみなされてオンするため、ドレイン-ソース間が導通され、前記正サージ電圧を逃がすことになる。
請求項（抜粋）：
一端が電源ラインに接続された負荷の他端をMOS-FET のドレインへ接続し、前記MOS-FET のゲート-ソース間に所定電圧のオン信号を印加することによって、前記ドレインとアース接地されたソースとの間を導通させ、負荷を駆動させるMOS-FET を用いた負荷駆動回路であって、前記MOS-FET のドレイン-ゲート間に接続され前記電源ラインに発生するサージ電圧を前記オン信号に相当する電圧でクランプしてゲート-ソース間へ印加するツェナーダイオードと、前記ツェナーダイオードに直列接続され、前記ツェナーダイオードの正方向の電流の流れを抑止するダイオードと、を有するMOS-FET を用いた負荷駆動回路。
IPC (3件)：
H03K 17/16
, H03F 1/52
, H03K 17/687
