特許

J-GLOBAL ID：200903079099145294

パッケージされた集積回路及びその形成方法

発明者： ロバート・シー・マース ,  平川 董
出願人/特許権者： アムコール・エレクトロニクス・インク ,  帝人株式会社
代理人 (1件)： 大島 陽一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-101854
公開番号（公開出願番号）：特開平7-074281
出願日： 1994年04月14日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】 貫通孔(及びすなわち基層内の電気的な接続部)の密度を高め、更に機械的な孔開け作業が用いられる場合に制限されていた貫通孔の形成速度を高めることを目的とする。【構成】 互いに向かい合う第1の表面と第2の表面とを備え、かつ導電性の第1のトレースを備えた基層と、前記第2の表面の一部分に延在する複数の導電性パッドと、各々が前記基層内に形成された複数の通路と、選択された前記第1のトレースと、選択された前記パッドに電気的に接続された前記通路の側壁に形成された導電性メッキ金属と、前記基層の前記第1の表面に取着された電子デバイスと、前記電子デバイスと、前記基層の少なくとも1つの前記第1のトレースとの間の電気的な接続を形成する手段と、前記電子デバイスを保護するべく前記電子デバイスの周囲に形成され、かつ前記パッドの通路側の表面に延在する被包とからなる。

請求項（抜粋）：

パッケージされた集積回路であって、互いに向かい合う第1及の表面と第2の表面とを備え、かつ前記第1の表面に形成された導電性の第1のトレースを備えた基層と、前記基層の前記第2の表面の一部に延在する複数の導電性パッドと、各々が前記複数のパッドの1つに延在する前記基層内に形成された複数のビアスと、前記第1のトレースうちの選択されたトレースと、前記パッドうちの選択されたパッドに電気的に接続された前記ビアスの側壁に形成された導電性メッキ金属と、前記基層の前記第1の表面に取着された電子デバイスと、前記電子デバイスと、前記基層の少なくとも1つの前記第1のトレースとの間の電気的な接続を形成する手段と、前記電子デバイスを保護するべく前記電子デバイスの周囲に形成され、かつ前記基層の前記第1の表面の少なくとも一部を覆い、かつ前記ビアス内に充填されて前記パッドの前記ビアス側の表面まで延在する被包とを有することを特徴とするパッケージされた集積回路。

引用特許：

審査官引用 (3件)

• 特開昭57-079652
  
• 特開平4-249397
  
• 特開平4-171796