特許

J-GLOBAL ID：200903079102809549

積層チップ形サーミスタとその製造方法

発明者： 福山 淳一 ,  大山 和彦 ,  原田 慎一
出願人/特許権者： 太陽誘電株式会社
代理人 (1件)： 北條 和由
公報種別：公開公報
出願番号（国際出願番号）：特願平8-071942
公開番号（公開出願番号）：特開平9-260104
出願日： 1996年03月27日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】 内部電極パターン11a、11bの印刷工程及びセラミックグリーンシート11、11a、11bの積層工程における抵抗値の変動要因を吸収し、目標とする抵抗値がばらつきなく得られるようにする。【解決手段】 セラミックグリーンシート11、11a、11bと内部電極パターン12a、12bとが交互に積層され、対向する長尺な端面に2組の内部電極パターン12a、12bが交互に導出された長尺な積層体21を作る。その後、一部の積層体21を異なる間隔で裁断して積層チップ22を得、この積層チップ22を焼成してチップ素体13を得る。さらに、このチップ素体13の端部に外部電極12、12を形成し、その外部電極12、12の間で測定した抵抗値もとに、積層体21の最も適当な裁断間隔を求め、その裁断間隔で他の積層体21を裁断して個々の積層チップ22を得る。さらに、これらの積層チップ22を焼成することで、焼成済みのチップ素体13を得る。最後に、内部電極15、16が各々導出している前記チップ素体13の両端に外部電極12、12を形成する。

請求項（抜粋）：

サーミスタ特性を有するセラミック層(17)と内部電極(15)、(16)とが交互に積層されたチップ素体(13)と、このチップ素体(13)の端部に設けられた外部電極(12)、(12)とを有し、前記チップ素体(13)の対向する端面に内部電極(15)、(16)が各々導出され、同チップ(13)の端面に導出された内部電極(15)、(16)が前記外部電極(12)、(12)に各々接続されている積層チップ形サーミスタにおいて、前記チップ素体(13)の内部電極(15)、(16)が各セラミック層(17)の両側辺に達するよう形成されていることを特徴とする積層チップ形サーミスタ。

IPC (3件)：

H01C 7/02 ,  H01C 7/04 ,  H01C 7/18

FI (3件)：

H01C 7/02 ,  H01C 7/04 ,  H01C 7/18