プロセッサ

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-361282
公開番号（公開出願番号）：特開2002-163150
出願日： 2000年11月28日
公開日（公表日）： 2002年06月07日
要約：

【要約】【課題】プロセッサのハードウェアコンフィグレーションを、プログラムに応じて動的に変更する。【解決手段】データキャッシュメモリのキャッシュヒット回数を、レジスタ390に格納していく。また、データキャッシュメモリに格納したキャッシュラインに再度アクセスした回数を、論理回路350で算出する。論理回路313は、これらキャッシュヒット回数(レジスタ390)とライン再アクセス回数(論理回路350)とに基づいて、キャッシュラインのラインサイズを変更し、レジスタ301に格納する。データキャッシュコントロール330は、レジスタ301に格納されているラインサイズに基づいて、データキャッシュメモリを制御する。

請求項（抜粋）：

各種の処理を行うモジュールと、前記モジュールが各種の処理を行う際のパフォーマンスを測定する、パフォーマンス測定手段と、前記パフォーマンス測定手段により測定された測定結果に基づいて、前記モジュール及び/又は当該プロセッサのコンフィグレーションを変更するか否かを判断し、その判断結果に応じてそのコンフィグレーションを変更する、コンフィグレーション変更手段と、を備えることを特徴とするプロセッサ。

IPC (8件)：

G06F 12/08 543 , G06F 12/08 505 , G06F 12/08 507 , G06F 12/08 511 , G06F 12/08 577 , G06F 9/38 330 , G06F 9/38 380 , G06F 11/34

FI (8件)：

G06F 12/08 543 B , G06F 12/08 505 B , G06F 12/08 507 B , G06F 12/08 511 B , G06F 12/08 577 , G06F 9/38 330 A , G06F 9/38 380 C , G06F 11/34 S

Fターム (18件)：

5B005JJ13 , 5B005KK12 , 5B005MM02 , 5B005MM03 , 5B005NN23 , 5B005QQ06 , 5B005VV02 , 5B005VV24 , 5B013BB01 , 5B013EE09 , 5B042GA15 , 5B042GA33 , 5B042HH20 , 5B042JJ41 , 5B042MC24 , 5B042MC25 , 5B042MC28 , 5B042NN38

前のページに戻る