特許

J-GLOBAL ID：200903079139295596

半導体装置の製造方法

発明者： 岡山 康則 ,  松岡 史倫 ,  石丸 一成
出願人/特許権者： 株式会社東芝
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平9-171283
公開番号（公開出願番号）：特開平11-008298
出願日： 1997年06月13日
公開日（公表日）： 1999年01月12日
要約：

【要約】【課題】 CMPによってTEOS膜などの埋め込み材表面を平坦化する方法においてスクラッチの発生の少ない半導体装置の製造方法を提供する。【解決手段】 この方法は、半導体基板1上に酸化膜2を形成する工程と、前記酸化膜上に平坦化ストッパー膜3を形成する工程と、前記平坦化ストッパー膜、前記酸化膜及び前記半導体基板をエッチングして前記半導体基板に溝5を形成する工程と、前記半導体基板上に前記溝内を充填させるように絶縁膜を形成する工程と、前記絶縁膜を化学的機械的研磨によりその表面を平坦化する工程とを備えてなる。この平坦化ストッパー膜は、材質の異なる複数層の積層構造(33、34、35)からなる。ストッパー膜を積層構造にすることにより、CMP時に発生するスクラッチを前記酸化膜などで止めてスクラッチによる素子形成領域表面の欠損を防ぐことが可能になる。

請求項（抜粋）：

半導体基板上に酸化膜を形成する工程と、前記酸化膜上に平坦化ストッパー膜を形成する工程と、前記平坦化ストッパー膜、前記酸化膜及び前記半導体基板をエッチングして前記半導体基板に溝を形成する工程と、前記半導体基板上に前記溝内を充填させるように絶縁膜を形成する工程と、前記絶縁膜を化学的機械的研磨によりその表面を平坦化する工程とを備え、前記平坦化ストッパー膜は、材質の異なる複数層の積層構造からなることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 ,  H01L 21/304 321 ,  H01L 21/3205

FI (3件)：

H01L 21/76 L ,  H01L 21/304 321 S ,  H01L 21/88 K