特許
J-GLOBAL ID:200903079163402174
データキャリア
発明者:
,
出願人/特許権者:
代理人 (1件):
岡田 和秀
公報種別:公開公報
出願番号(国際出願番号):特願2003-061850
公開番号(公開出願番号):特開2004-272553
出願日: 2003年03月07日
公開日(公表日): 2004年09月30日
要約:
【課題】充分な電圧供給状態すなわち近距離動作時でも常に一定速度のメモリアクセスのため、これ以上の高速化ができないという課題があった。【解決手段】アンテナコイル5への誘起電圧を整流して必要電力を賄う整流回路6と、リーダライタ1から受信した制御信号に従ってメモリ10にアクセスするメモリ制御回路9とを備えたデータキャリア4において、整流後の電圧のレベルを検知する電圧検知回路8と、電圧検知回路8による検知レベルに従ってメモリ10へのアクセス方法を可変するメモリ制御回路9を備える。リーダライタより充分な電力供給状態では、電力を無駄にすることなく高速なメモリ制御動作が可能となり、起電力に応じて効率の良い高速通信が可能な優れたデータキャリアを実現できる。電力供給レベルの異なる複数のシステムにおいても、ハード変更を行うことなく実現可能、または制御プロトコルのソフト変更のみで実現可能。【選択図】 図1
請求項(抜粋):
アンテナに誘起される電圧を整流して必要な電力を賄う手段と、データを記憶するメモリと、リーダライタから前記アンテナを介して受信した制御信号に従って前記メモリにアクセスする手段とを備えたデータキャリアにおいて、
前記整流後の電圧のレベルを検知する電圧検知手段と、前記電圧検知手段による検知レベルに従って前記メモリへのアクセス方法を可変するメモリ制御手段とを備えることを特徴とするデータキャリア。
IPC (3件):
G06K19/07
, G06F1/26
, H04B5/02
FI (4件):
G06K19/00 N
, H04B5/02
, G06K19/00 H
, G06F1/00 330F
Fターム (17件):
5B011DB22
, 5B011EB01
, 5B035AA02
, 5B035BB09
, 5B035CA11
, 5B035CA12
, 5B035CA23
, 5B035CA29
, 5K012AB05
, 5K012AB12
, 5K012AC06
, 5K012AC08
, 5K012AC10
, 5K012AC11
, 5K012AE02
, 5K012AE13
, 5K012BA03
前のページに戻る