特許
J-GLOBAL ID：200903079217293678
DMAコントローラ
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-173077
公開番号（公開出願番号）：特開平6-019835
出願日： 1992年06月30日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 記憶装置内の複数ブロックのDMA転送を連続して行なう場合に、記憶装置への高速アクセスを可能とするDMAコントローラを提供することを目的とする。【構成】 DMAアクセスするメモリデバイスがDRAMか否かを示すデバイスフラグDuse と、DRAMのビット構成を指定するビット構成レジスタDconfと、DRAMのアクセスの種類を示すモードレジスタDmodeと、DMA転送の転送元となる開始アドレスを保持するソースアドレスレジスタDSadと、DMA転送の転送先となる開始アドレスを保持するデスティネーションアドレスレジスタDDadと、アクセスするアドレスが前回アクセスしたアドレスと同一ページ内にあるか否かを判定する判定手段13及び15と、判定手段の結果に基づきアクセスアドレスを特定する信号群を出力する制御手段11とを有して構成する。
請求項（抜粋）：
DMAアクセスするメモリデバイスがDRAMか否かを示すデバイスフラグと、前記DRAMのビット構成を指定するビット構成レジスタと、前記DRAMのアクセスの種類を示すモードレジスタと、DMA転送の転送元となる前記DRAMの開始アドレスを保持するソースアドレスレジスタと、DMA転送の転送先となる前記DRAMの開始アドレスを保持するデスティネーションアドレスレジスタと、前記ソースアドレスレジスタ及びデスティネーションアドレスレジスタの内容をそれぞれ参照して、アクセスするアドレスが前回アクセスしたアドレスと同一ページ内にあるか否かを判定する判定手段と、前記判定手段の結果に基づき、アクセスアドレスを特定する信号群を出力する制御手段とを有することを特徴とするDMAコントローラ。
IPC (2件)：
G06F 13/28 310
, G06F 12/02 550
