特許
J-GLOBAL ID：200903079259185581
スイッチング電源回路
発明者：
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平9-316875
公開番号（公開出願番号）：特開平11-150951
出願日： 1997年11月18日
公開日（公表日）： 1999年06月02日
要約：
【要約】【課題】 従来は、電源のパワーに関係なく、同一のスイッチング素子を使用しているため、出力パワーの大きなスイッチング電源を出力パワーの小さい状態で使用した場合、スイッチング損失が大きく、変換効率を上げることができない。【解決手段】 出力パワーが大きいときは、電流検出回路5に流れる電流が所定のしきい値よりも大きく、これにより切換信号発生回路3aからスイッチ3b及び3cの両方をオンとする切換信号が出力される。従って、2つのパワーMOSFET1及び2が並列動作し、寄生容量が小さなパワーMOS FET2のみを使用していた従来回路に比べてオン抵抗の損失が減り、寄生容量による損失分とオン抵抗による損失分の合計であるスイッチング損失が全体として低減する。出力パワーが小さいときには、パワーMOS FET2のみが動作し、寄生容量による損失分を低減できるので、全体のスイッチング損失も少なくできる。
請求項（抜粋）：
直流電源とトランスの一次巻線の一端の間にスイッチング素子が接続され、前記トランスの二次巻線が第1の整流回路を介して負荷に接続されると共に該負荷に印加される出力電圧を制御回路に帰還し、該制御回路により前記出力電圧に応じたオンデューティ比の制御信号を生成して前記スイッチング素子をスイッチング制御するスイッチング電源回路において、前記スイッチング素子として、寄生容量が小なる第1のトランジスタと、該第1のトランジスタに並列接続され、該第1のトランジスタよりもオン抵抗が小である第2のトランジスタとを設けると共に、出力パワーに応じた電流値を検出する検出回路と、前記検出回路により検出された電流値に基づき、前記出力パワーが予め設定したしきい値よりも大なるときには前記第1及び第2のトランジスタを並列動作させ、前記出力パワーが前記しきい値よりも小なるときには前記第1のトランジスタのみを選択動作させるように、前記制御回路の出力制御信号を前記第1及び第2のトランジスタに選択入力する切換回路とを設けたことを特徴とするスイッチング電源回路。
IPC (2件)：
FI (2件)：
H02M 3/28 S
, H02M 3/335 B
