特許
J-GLOBAL ID：200903079262611966
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-007202
公開番号（公開出願番号）：特開平5-218454
出願日： 1992年01月20日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】プレーナ構造の半導体装置において、外装ケース引出し電極とチップ主表面側電極メタル間のソルダー流れによるガードリング表面のクラック発生を防止できる構造を提供する。【構成】チップ主表面電極メタル6上に、ガードリング3を覆うような2次パッシベーションを行い、外装ケース引出電極12との接合領域を開孔し、ここにソルダーダム15を形成し、ソルダー10のチップ外周への不均一な流れを防止した構造とする。【効果】ソルダー流れによるチップ表面のクラック発生を防止でき、製品の熱ストレス等に対する信頼性の向上が可能となる。
請求項（抜粋）：
プレーナ構造のガードリングを有する半導体チップ主表面の電極メタルに、外装ケースへの引出し電極リードをPb-Sn系等のソルダーで接続する構造の半導体装置において、チップ主表面の前記ガードリング上部の電極メタルを覆うようにチップ外周部に、ガラス被膜,酸化膜又はポリイミド膜等の2次パシベーションを行い、フォトリソグラフィ等で、前記上部電極リードの接続領域を開孔し、ここにソルダーダムを備えていることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
