MOSゲート形パワートランジスタ及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：高月猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-126132
公開番号（公開出願番号）：特開平8-330589
出願日： 1996年05月21日
公開日（公表日）： 1996年12月13日
要約：

【要約】【課題】トレンチ構造をもつMOSゲート形パワートランジスタについて、ラッチアップ特性の改善など、より高性能化を図る。【解決手段】ボディ領域35のトレンチ18を形成してその底からP+ 拡散領域36の不純物ドーピングを行い、次いでトレンチ18の側壁からN+ ソース領域19の不純物ドーピングを行う。そして、これらに対し同時に熱拡散を実施して二重拡散領域を形成する。これにより、N+ ソース領域19下に高濃度拡散領域36が全体的に位置する二重拡散構造とし、N+ ソース領域下における抵抗を減少させ低順方向電圧降下を得る。また、トレンチ構造によるPボディー領域の縮小と前記二重拡散構造による低濃度及び小型N+ ソース領域が得られることになり、電流密度の向上と寄生トランジスタの低エミッタ効率を得られる。

請求項（抜粋）：

下部にアノード電極を有する半導体基板と、この半導体基板上に形成された第1導電形半導体エピタキシャル層と、このエピタキシャル層上に第1絶縁膜を介し形成されたゲート電極層と、このゲート電極層上に形成された第2絶縁膜と、これら第1絶縁膜、ゲート電極層、及び第2絶縁膜の側壁面に形成された第3絶縁膜と、この第3絶縁膜間の前記エピタキシャル層に形成されたトレンチと、このトレンチの周囲を覆う低濃度の第2導電形第1拡散領域と、この第1拡散領域内に形成され、前記トレンチの底部周囲を覆う高濃度の第2導電形第2拡散領域と、前記第1拡散領域内に形成され、前記トレンチの側壁部周囲を覆い且つ下部全域が前記第2拡散領域に接触する第1導電形第3拡散領域と、前記トレンチを介して前記第2拡散領域及び第3拡散領域に接触するカソード電極と、を備えてなることを特徴とするMOSゲート形パワートランジスタ。

FI (2件)：

H01L 29/78 655 A , H01L 29/78 652 M

引用特許：

審査官引用 (5件)

特開昭61-281556
特開昭60-202967
特開平2-086136

全件表示

前のページに戻る