特許

J-GLOBAL ID：200903079275556182

半導体集積回路

発明者： 西村 聡彦
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-284547
公開番号（公開出願番号）：特開平7-122094
出願日： 1993年10月19日
公開日（公表日）： 1995年05月12日
要約：

【要約】【目的】 フリップフロップの状態変化に伴って発生するノイズを低減できるようにすることを目的とする。【構成】 複数のフリップフロップ111〜11nを直列に接続してシフトレジスタを構成し、上記各フリップフロップ111〜11nのクロック信号入力端子間に遅延回路121〜12(n-1)をそれぞれ配設するとともに、上記各フリップフロップ111〜11nに供給するクロック信号SCKを、上記シフトレジスタのデータ入力方向とは逆の方向に流すようにすることにより、上記各フリップフロップ111〜11nにクロック信号SCKが供給されるタイミングが相互にずれるようにして、多くのフリップフロップ111〜11nが同時に状態を変化させることによって大きなノイズが発生するのを防止する。

請求項（抜粋）：

複数のフリップフロップを直列に接続してなるシフトレジスタを有する半導体集積回路であって、上記各フリップフロップのクロック信号入力端子間に遅延回路をそれぞれ配設し、上記遅延回路を通して各フリップフロップにクロック信号を供給するとともに、上記クロック信号を、上記シフトレジスタのデータ入力方向とは逆の方向に流すようにしたことを特徴とする半導体集積回路。

IPC (3件)：

G11C 19/00 ,  G06F 1/04 ,  G06F 1/06