特許

J-GLOBAL ID：200903079282273587

画像形成装置におけるPWM回路

発明者： 本山 肇
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 西山 恵三 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-343171
公開番号（公開出願番号）：特開2003-145828
出願日： 2001年11月08日
公開日（公表日）： 2003年05月21日
要約：

【要約】【目的】 電子写真機器の露光用のレーザのPWM回路において、レーザのパルス特性にマッチしたパルスを、デジタル回路でかつ、ビデオ周波数以上の周波数を用いずに提供する。【構成】 ビデオ周波数が入力される多段遅延回路と、該多段遅延回路の1段目と最終段目の遅延時間をレーザの起動パルス幅と飽和パルス幅に制御し、該多段遅延回路の初段の入力と最終段の出力の位相が一致するように、該多段遅延回路の初段目と最終段目以外の遅延時間の制御を行い、該多段遅延回路の出力よりパラレルデータで設定されるパルス幅のパルスを生成する

請求項（抜粋）：

電子写真機器の露光手段の発光素子の光量変調をパルス幅により変調を行うPWM回路において、該発光素子の第一の光量を得るためのパルス幅を記憶する第一の記憶手段と、該発光素子の第二の光量を得るためのパルス幅を記憶する第二の記憶手段と、該発光素子の出力周波数を決定する基準周波数を生成する基準周波数発生手段と、該発光素子による露光量を決定するパラレルデータ生成手段と、該基準周波数発生手段の出力が1段目に入力され、遅延時間を持って、次段へ入力された該基準周波数を伝達する多段遅延回路と、該第一の記憶手段により該多段遅延回路のn段目の遅延時間を決定する第一の制御手段と、該第二の記憶手段により該多段遅延回路のm段目の遅延時間を決定する第二の制御手段と、該多段遅延回路の1段目の入力と最終段目の出力を比較する比較手段と、該比較手段の出力を受けて、該多段遅延回路のn段目とm段目以外の遅延時間の制御を行う第三の制御手段と、該多段遅延回路の出力と、該パラレルデータ生成手段の出力が入力され、多段遅延回路の周波数であり、かつ該パラレルデータにより選択されるパルス幅のパルスを生成するパルス生成手段と、該比較手段の出力を受けて、制御手段は該多段遅延回路の1段目の入力の位相と最終段目の出力の位相が一致するように制御する事を特徴とするPWM回路。

IPC (2件)：

B41J 2/44 ,  H04N 1/23 103

FI (2件)：

H04N 1/23 103 B ,  B41J 3/00 M

Fターム (13件)：

2C362AA32 ,  2C362AA54 ,  2C362AA56 ,  2C362CA09 ,  2C362CA11 ,  2C362CB04 ,  2C362CB75 ,  2C362CB78 ,  5C074BB02 ,  5C074DD07 ,  5C074DD16 ,  5C074EE02 ,  5C074EE06