特許
J-GLOBAL ID：200903079325846020
異常状況記憶型制御装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
秋元 輝雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-085908
公開番号（公開出願番号）：特開平5-248742
出願日： 1992年03月09日
公開日（公表日）： 1993年09月24日
要約：
【要約】【目的】 制御対象の異常情報を記憶部に記憶することより保守時の点検情報を得るようにした制御装置において、電源を切ったときに、誤った異常情報が記憶されないようにする。【構成】 異常状況を検出して異常情報を得る部分と所要の各部動作を制御する制御部とを設けた制御装置構成において、1次電源の遮断後も所定時間だけ持続する2次電源を1次電源から得て、この2次電源により制御部を動作させるようにし、1次電源にもとづいて異常状況を検出するとともに、異常情報が得られたとき、この異常情報を上記の所定時間よりも長い時間だけ遅らせた後に記憶保持部に記憶するように構成することにより、1次電源が切られたために異常情報が生じたときには、異常情報が所定時間だけ遅れさせている間に異常情報を書き込むための2次電源が消滅してしまい、異常情報の記憶が行われず、1次電源が切られない動作状態で異常情報が生じたときには、異常情報を所定時間の遅れさせても2次電源が現存しているので、異常情報を確実に記憶し得るようにする。
請求項（抜粋）：
異常状況を検出して異常情報を得る部分と所要の各部動作を制御する制御部とを設けた制御装置であって、1次電源の遮断後も所定時間だけ持続する2次電源を1次電源から得て、前記2次電源により前記制御部を動作させる制御部電源手段と、前記1次電源にもとづいて前記異常状況を検出するとともに、前記異常情報が得られたとき、前記異常情報を前記所定時間よりも長い時間だけ遅らせた後に記憶保持部に記憶する異常情報記憶手段とを具備することを特徴とする異常状況記憶型制御装置。
IPC (2件)：
F25C 1/00 301
, F25C 1/12 301
