特許

J-GLOBAL ID：200903079338159227

半導体記憶装置

発明者： 永井 昌伸 ,  松本 昭一郎
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-204913
公開番号（公開出願番号）：特開平5-028753
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 データ読出し時に入出力線をビット線に接続したときに生じるデータ破壊を防止すると共に、データの読出し又はデータの書込み信号なしで読出し又は書込みを可能とする。【構成】 ビット線対を構成するビット線BL1 , BL2 と、入出力線対を構成する入出力線IO1 , IO2 との間にゲートをビット線BL1 , BL2 に接続し、ドレインを入出力線IO1 , IO2 に接続したデータ読出し用NチャネルMOS トランジスタNR1 , NR2 並びにゲートを入出力線IO1 , IO2 に接続し、ドレインをビット線BL1, BL2 に接続したデータ書込み用PチャネルMOS トランジスタPW1 , PW2 を設ける。

請求項（抜粋）：

メモリセルに接続されたビット線と、データの入出力線との間に設けたMOS トランジスタを制御して選択されたメモリセルのデータの読出し、又はこれに対するデータの書込みを行うようにした半導体記憶装置において、前記MOS トランジスタはゲートをビット線に接続し、ドレインを入出力線に接続した読出し用MOS トランジスタと、ゲートを入出力線に接続し、ドレインをビット線に接続した書込み用MOS トランジスタとからなり、また前記読出し用MOSトランジスタ、書込み用MOS トランジスタを含む回路を活性化する回路を具備することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 11/401 ,  G11C 11/413 ,  G11C 11/417

FI (3件)：

G11C 11/34 362 F ,  G11C 11/34 J ,  G11C 11/34 305