自動基準セルトリミング検証

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-567593
公開番号（公開出願番号）：特表2003-527725
出願日： 2001年03月12日
公開日（公表日）： 2003年09月16日
要約：

【要約】フラッシュEEPROMメモリセルアレイにおいて基準セルトランジスタ上でプログラム検証動作を実行するための基準トリミング検証回路および方法が提供される。基準電流分岐部(14)は、プログラムされるべき基準セルの予め定められたオーバードライブ電圧に対応する基準電流を発生するのに用いられる。ドレイン電流分岐部(16)は、プログラムされるべき基準セルトランジスタに接続されて、これのコントロールゲートに印加された固定ゲート電圧と、ドレイン電流が所望のレベルにあるときにドレインに印加される予め定められたドレイン電圧とで、ドレイン電流を発生する。比較器(18)は、ドレイン電流に対応するセンス電圧と、基準電流に対応する基準電圧とを比較するのに用いられる。比較器は、センス電圧が基準電圧未満であるときにロウの論理レベルにあり、かつセンス電圧が基準電圧よりも大きいときにハイの論理レベルにある、出力信号を発生する。比較器がロウの論理レベルを発生するたびにプログラムパルスが基準トランジスタに印加され、比較器がハイの論理レベルを発生するとプログラムパルスが終了させられる。

請求項（抜粋）：

フラッシュEEPROMメモリセルアレイにおいて基準セルトランジスタ上でプログラム検証動作を実行するための基準セルトリミング検証回路であって、前記トリミング回路は、プログラムされるべき前記基準セルトランジスタの予め定められたオーバードライブ電圧に対応する基準電流を発生するための基準電流分岐手段(14)と、プログラムされるべき前記基準セルトランジスタに結合され、これのコントロールゲートに印加された固定ゲート電圧と、ドレイン電流が所望のレベルにあるときにドレインに印加される予め定められたドレイン電圧とで、ドレイン電流を発生するための、ドレイン電流分岐手段(16)と、前記ドレイン電流に対応するセンス電圧と前記基準電流に対応する基準電圧とを比較し、前記センス電圧が前記基準電圧未満のときにロウの論理レベルにあり、かつ前記センス電圧が前記基準電圧よりも高いときにハイの論理レベルにある、出力信号を発生するための、比較手段(18)と、前記比較手段が前記ロウの論理レベルを発生するたびに前記基準トランジスタにプログラムパルスを印加し、かつ、前記比較手段が前記ハイの論理レベルを発生するときに前記プログラムパルスを終了させるための、手段とを含む、基準セルトリミング検証回路。

IPC (4件)：

G11C 16/04 , G01R 31/28 , H01L 21/822 , H01L 27/04

FI (4件)：

G11C 17/00 624 , H01L 27/04 T , G01R 31/28 B , G01R 31/28 V

Fターム (18件)：

2G132AA09 , 2G132AB00 , 2G132AC01 , 2G132AK07 , 2G132AK09 , 2G132AK12 , 2G132AL09 , 5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD07 , 5B025AD16 , 5B025AE08 , 5B025AE09 , 5F038BG08 , 5F038DT08 , 5F038DT12 , 5F038EZ20

前のページに戻る