特許

J-GLOBAL ID：200903079366258060

回路パターン形成方法

発明者： 長瀬 勝美 ,  竹内 正宜
出願人/特許権者： アルプス電気株式会社
代理人 (1件)： 中尾 俊輔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-085978
公開番号（公開出願番号）：特開2001-274533
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 精細な回路パターンを効率よくしかも安価に形成すること。【解決手段】 電極4A,4B以外の部位を被覆しているフォトレジスト11をその通常のポストベーク温度より高温で加熱して熱硬化させ、金属メッキ7の際に溶解せず使用することができることになり、メッキ中の導電性物質の付着、メッキの異常析出などによる電気的短絡を防止するだけでなく、その後に行われるベアチップIC8のバンプ9を接続する際の液状ハンダが側方に流出することがないようにした方法。

請求項（抜粋）：

基板上に露出している電極以外の部位をフォトレジストにより被覆し、前記各電極上に金属をメッキにより積層する回路パターン形成方法であって、前記フォトレジストをその通常のポストベーク温度より高温で加熱して熱硬化させ、その後各電極上に金属メッキを行うことを特徴とする回路パターン形成方法。

IPC (2件)：

H05K 3/18 ,  G03F 7/40 501

FI (2件)：

H05K 3/18 D ,  G03F 7/40 501

Fターム (20件)：

2H096AA27 ,  2H096GB05 ,  2H096GB10 ,  2H096HA01 ,  5E343AA17 ,  5E343AA18 ,  5E343AA23 ,  5E343AA26 ,  5E343BB23 ,  5E343BB44 ,  5E343BB54 ,  5E343DD25 ,  5E343DD32 ,  5E343ER18 ,  5E343ER32 ,  5E343ER36 ,  5E343ER39 ,  5E343GG08 ,  5E343GG11 ,  5E343GG20