特許
J-GLOBAL ID：200903079375495571
微少容量検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
五十嵐 清
公報種別：公開公報
出願番号（国際出願番号）：特願平7-248765
公開番号（公開出願番号）：特開平9-072757
出願日： 1995年09月01日
公開日（公表日）： 1997年03月18日
要約：
【要約】【課題】 オフセット電圧成分を補償して対となる可変容量キャパシタの容量差に対応する容量差電圧を精度良く検出出力する微少容量検出回路を提供する。【解決手段】 主増幅器4と補償電圧生成回路5とサンプルホールド回路6を設けて微少容量検出回路10を構成する。静電容量型素子1の可変容量キャパシタC1 とC2 を放電クリア状態とし、この状態で、スイッチトキャパシタ回路3がオフセット電圧を出力し、補償電圧生成回路5が主増幅器4を介してオフセット電圧を検出しオフセット電圧を零にする補償電圧を生成し、サンプルホールド回路6が補償電圧をサンプリングホールドする。次に、C1 とC2 の容量差を電圧に変換してスイッチトキャパシタ回路3が容量差電圧を出力すると、主増幅器4がサンプルホールド回路6からの補償電圧で容量差電圧のオフセット電圧出成分を除去してノイズやドリフトが抑制された容量差電圧を増幅出力する。
請求項（抜粋）：
対となる可変容量キャパシタの容量差を発生する静電容量型素子と;この静電容量型素子の各可変容量キャパシタに電荷を発生させるための電圧源と;前記静電容量型素子の容量差を電圧に変換して出力するスイッチトキャパシタ回路と;このスイッチトキャパシタ回路の信号を増幅出力する主増幅器と;前記スイッチトキャパシタ回路のオフセット電圧を検出し該オフセット電圧を零にする補償電圧を生成する補償電圧生成回路と;前記生成された補償電圧をサンプリングホールドして該補償電圧を前記主増幅器へ加えるサンプルホールド回路と;を有し、前記電圧源の下流側には静電容量型素子の可変容量キャパシタの放電クリア動作と、可変容量キャパシタの放電クリア状態でスイッチトキャパシタ回路に発生するオフセット電圧を検出して前記補償電圧を生成させる動作と、生成した補償電圧をサンプリングホールドさせる動作と、静電容量型素子の各可変容量キャパシタに電荷を発生させてスイッチトキャパシタ回路から出力される容量差電圧を前記補償電圧で補償しオフセット電圧成分を取り除いた容量差電圧を出力させる容量差検出動作とを順次周期的に制御するスイッチ制御回路が設けられている微少容量検出回路。
IPC (6件)：
G01D 5/24
, G01B 7/00
, G01D 3/028
, G01L 1/14
, G01L 9/12
, G01P 15/125
G01D 5/24 F
, G01B 7/00 K
, G01L 1/14 A
, G01L 9/12
, G01P 15/125
, G01D 3/04 Q
