特許

J-GLOBAL ID：200903079383093814

半導体装置

発明者： 堀口 真志 ,  青木 正和 ,  伊藤 清男 ,  中込 儀延 ,  池永 伸一 ,  衛藤 潤 ,  三宅 規雄 ,  野田 孝明 ,  田中 均
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-029648
公開番号（公開出願番号）：特開平11-288591
出願日： 1989年03月17日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】 内部電圧発生回路の出力電圧を安定化させる。【解決手段】 しきい値電圧が負であるMOSキャパシタを形成し、そのキャパシタを内部電圧発生回路の出力に接続する。【効果】 しきい値電圧が負であるMOSキャパシタであるため、印加される電圧の大きさに依存せずに集電容量が安定であり、かつMOSFETの作成工程と整合性をとって簡便に形成できる。

請求項（抜粋）：

動作電源電圧を受けて第1ノードから内部電圧を出力する内部電圧発生回路と、前記内部電圧が印加される負荷回路と、前記第1ノードに結合されるしきい値電圧が負であるMOSキャパシタとを含む半導体装置。

IPC (4件)：

G11C 11/407 ,  G11C 11/413 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

G11C 11/34 354 F ,  G11C 11/34 335 A ,  H01L 27/10 681 F

引用特許：

審査官引用 (4件)

• 特開昭55-105362
  
• 特開昭58-078449
  
• 特開昭60-103660
  
• 特開昭58-123758