特許
J-GLOBAL ID：200903079400439460
遊技機
出願人/特許権者：
株式会社サンセイアールアンドディ
株式会社サンセイアールアンドディ について
代理人 (1件)： 吉田 吏規夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-144971
公開番号（公開出願番号）：特開2008-295733
出願日： 2007年05月31日
公開日（公表日）： 2008年12月11日
要約：
【課題】乱数値が一巡更新されるまでの間に、不正に当たりを生じるようにされるおそれを低減可能な遊技機の提供を目的とする。【解決手段】所定周期ごとに一定の数値の範囲内で第1乱数値を更新する乱数生成回路と、所定周期ごとに一定の数値の範囲内で第2乱数値を更新する乱数更新手段とを供え、マイクロコンピュータは、電源投入あるいはリセット処理が行われた時には、初期制御手順を行った後に遊技制御手順を実行し、初期制御手順には、乱数生成回路の乱数更新を開始させる乱数更新開始処理と所定時間待機する第1遅延処理と次の処理の開始を遅らせる第2遅延処理が少なくとも含まれ、乱数更新開始処理は第1遅延処理よりも先に実行されると共に、第2遅延時間は乱数生成回路から取得した乱数値に基づいて算出され、遊技制御手順は、所定の契機が成立した場合に前記当否判定手段が前記乱数値の当否を判定する。【選択図】図6
請求項（抜粋）：
制御手順を実行して遊技の制御を行うマイクロコンピュータと、
少なくとも前記制御手順を記憶することが可能な記憶手段と、
所定周期ごとに一定の数値の範囲内で第1乱数値を更新する乱数生成回路と、
所定周期ごとに一定の数値の範囲内で第2乱数値を更新する乱数更新手段と、
所定の契機の成立に基づいて取得された前記第2乱数値の当否を判定する当否判定手段とを備え、
前記乱数生成回路が前記マイクロコンピュータに内蔵されている遊技機において、
前記乱数生成回路は電源が投入されたことあるいはリセット処理が行われたことに基づいて固定値である初期値から乱数更新を開始すると共に、前記乱数値を一巡させた後の二巡目からは前記初期値を変更して設定可能に構成され、
前記マイクロコンピュータは、電源投入あるいはリセット処理時にリセット信号が入力されるリセット信号入力部を備え、
前記制御手順は、少なくとも初期制御手順と遊技制御手順で構成され、
前記マイクロコンピュータは、電源投入あるいはリセット処理が行われた時には、前記初期制御手順を行った後に前記遊技制御手順を実行し、
前記初期制御手順には、前記乱数生成回路の乱数更新を開始させる乱数更新開始処理と所定時間待機する第1遅延処理と次の処理の実行開始を遅らせる第2遅延処理とが少なくとも含まれ、
前記乱数更新開始処理は前記第1遅延処理および第2遅延処理よりも先に実行されると共に、前記第1遅延処理の後に前記第2遅延処理が実行され、
前記第1遅延処理が待機する所定時間は前記乱数生成回路が乱数更新を開始して前記初期値より一巡更新させる時間よりも長く設定され、
前記第2遅延処理は、前記乱数生成回路の第1乱数値を取得すると共にそれに基づいて算出した遅延時間分次の処理の実行開始を遅延させ、
前記遊技制御手順は、前記所定の契機が成立した場合に前記当否判定手段が前記第2乱数値の当否判定を実行するように構成されていることを特徴とする遊技機。
IPC (1件)：
FI (2件)：
Fターム (6件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved