特許
J-GLOBAL ID：200903079429932034
論理検証方式
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-167966
公開番号（公開出願番号）：特開平5-020383
出願日： 1991年07月09日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 少ない入力パタンにより論理回路の等価性を証明する。【構成】 記号シミュレーション部A1は入力パタン5を用いて回路記述A4ついて記号シミュレーションを行ないシミュレーション結果A7を得る。また、記号シミュレーション部B2は入力パタン5を用いて回路記述B6ついて記号シミュレーションを行ないシミュレーション結果B8を得る。そして、結果比較部3はこれら2つのシミュレーション結果を排他論理和を用いて比較する。これにより、詳細さのレベルの異る2つの回路記述の等価性が証明ができる。
請求項（抜粋）：
同一の論理回路について記述され、かつ記述の詳細さのレベルの異る第1の回路記述及び第2の回路記述について等価性の検証を行う場合、前記第1の回路記述について記号シミュレーションを行なう第1のシミュレーション手段と、前記第2の回路記述について記号シミュレーションを行なう第2のシミュレーション手段と、前記第1及び第2のシミュレーション手段の結果を排他論理和を用いて比較する比較手段とを備えることを特徴とする論理検証方式。
IPC (3件)：
G06F 15/60 360
, G06F 11/26 310
, H03K 19/21
