特許

J-GLOBAL ID：200903079445722791

半導体装置の製造方法

発明者： 森崎 健史
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-277605
公開番号（公開出願番号）：特開平6-132215
出願日： 1992年10月16日
公開日（公表日）： 1994年05月13日
要約：

【要約】【目的】 化学増感型ポジレジストパターンの形成方法に関し,レジスト表面の難溶化層を除去し,安定,簡易に高解像を達成することを目的とする。【構成】 露光後に増感反応促進のため加熱するPEB(Post Exposure Baking)工程を経てから現像して化学増感型ポジレジストパターン7を形成する工程を有する半導体装置の製造方法において,該PEB工程終了前に,被加工層1上に堆積された該化学増感型ポジレジスト2の全面に補助光6を照射して該化学増感型ポジレジスト2表面に表面露光層4を形成する工程と,該化学増感型ポジレジストパターン7を形成すると同時に,該表面露光層4を除去する現像工程とを有することを特徴として構成する。

請求項（抜粋）：

露光後に増感反応促進のため加熱するPEB(Post ExposureBaking)工程を経てから現像して化学増感型ポジレジストパターン(7)を形成する工程を有する半導体装置の製造方法において,該PEB工程終了前に,被加工層(1)上に堆積された該化学増感型ポジレジスト(2)の全面に補助光(6)を照射して該化学増感型ポジレジスト(2)表面に表面露光層(4)を形成する工程と,該化学増感型ポジレジストパターン(7)を形成すると同時に,該表面露光層(4)を除去する現像工程とを有することを特徴とする半導体装置の製造方法。