特許
J-GLOBAL ID：200903079452951291
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平4-341632
公開番号（公開出願番号）：特開平6-168589
出願日： 1992年11月27日
公開日（公表日）： 1994年06月14日
要約：
【要約】【目的】 本発明の目的は、メモリアクセス速度を低下させることなく、ビット線ノイズを低減するための技術を提供することにある。【構成】 マット分割されて成る複数のメモリマットMMと、メモリセル4のデータを読出し可能とするビット線2とを含み、異なるメモリマットMM間の対応ビット線2によって相補ビット線対を形成するとともに当該相補ビット線対によって同一のセンスアンプ1を共有し、読出しサイクルで活性化されるビット線と隣り合うビット線が、それと同一の読出しサイクルでは非活性状態となるように上記メモリセル4を配置することによって、ビット線2相互のクロストークを低減し、ビット線ノイズ低減を図る。
請求項（抜粋）：
複数のメモリセルを含みマット分割により形成される複数のメモリマットと、上記メモリセルのデータを読出し可能とするビット線とを含み、異なるメモリマット間の対応ビット線によって相補ビット線対が形成されるとともに当該相補ビット線対によって同一のセンスアンプが共有されて成り、読出しサイクルで活性化されるビット線と隣り合うビット線が、それと同一の読出しサイクルでは非活性状態となるように上記メモリセルが配置されて成ることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 353 E
, G11C 17/00 309 B
