特許

J-GLOBAL ID：200903079458901652

セルフアライン-シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法

発明者： 姜 晩錫 ,  尹 炳文 ,  金 ▲ヒー▼錫 ,  鄭 愚仁
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-223558
公開番号（公開出願番号）：特開2002-110830
出願日： 2001年07月24日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】 セルフアライン-シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法を提供するものである。【解決手段】 半導体基板100上に酸化膜、第1シリコン層及び窒化膜を順次形成した後、一つのマスクを使用してこれら窒化膜、第1シリコン層及び酸化膜をエッチングして酸化膜パターン102、第1リシリコン層パターン104及び窒化膜パターン106を形成する。マスクを使用して第1リシリコン層パターン104に隣接する基板100の上部をエッチングしてトレンチ108を形成する。第1リシリコン層パターン104及び基板100を選択的にエッチングして、酸化膜パターン102を突出させた後、トレンチ108の内面を酸化させて、トレンチ熱酸化膜110を形成し、トレンチ108を埋立てるフィールド酸化膜124を形成する。

請求項（抜粋）：

半導体基板上に酸化膜を形成する段階と、前記酸化膜上に第1シリコン層を形成する段階と、前記第1シリコン層上に窒化膜を形成する段階と、一つのマスクを使用して前記窒化膜、前記第1シリコン層及び前記酸化膜をエッチングして酸化膜パターン、第1シリコン層パターン及び窒化膜パターンを形成する段階と、前記マスクを使用して前記第1シリコン層パターンに隣接する前記基板の上部をエッチングしてトレンチを形成する段階と、前記第1シリコン層パターン及び前記基板を選択的にエッチングして、前記酸化膜パターンを前記第1シリコン層パターンと前記基板に比べて突出させる段階と、前記トレンチの内面を酸化させて、前記トレンチの内面上にトレンチ熱酸化膜を形成する段階と、及び前記トレンチを埋立てるフィールド酸化膜を形成する段階を具備することを特徴とするセルフアライン-シャロートレンチ素子分離法。

IPC (5件)：

H01L 21/8247 ,  H01L 21/76 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  H01L 21/76 L ,  H01L 29/78 371

Fターム (30件)：

5F032AA36 ,  5F032AA44 ,  5F032AA45 ,  5F032AA76 ,  5F032BA01 ,  5F032CA07 ,  5F032CA17 ,  5F032DA25 ,  5F032DA26 ,  5F032DA28 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F032DA78 ,  5F083EP02 ,  5F083EP05 ,  5F083EP06 ,  5F083EP08 ,  5F083EP23 ,  5F083EP49 ,  5F083JA35 ,  5F083JA53 ,  5F083NA01 ,  5F083NA06 ,  5F083NA08 ,  5F083PR39 ,  5F083PR40 ,  5F101BA01 ,  5F101BA29 ,  5F101BB05