特許
J-GLOBAL ID：200903079477221654
レベルシフト回路
発明者：
出願人/特許権者：
代理人 (1件)：
西川 惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-351883
公開番号（公開出願番号）：特開平11-186884
出願日： 1997年12月22日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】遅延時間の少ないレベルシフト回路を提供する。【解決手段】制御素子CR1 が入力電圧Vinに応じてN型MOSFETT1 をオンすると、ドレイン電流Idが流れる。P型MOSFETT2 ,T3 はカレントミラー回路を構成しており、N型MOSFETT1 に流れるドレイン電流Idと略同じ電流が抵抗R1 にも流れ、抵抗R1 の両端間に電圧V0 が発生する。この電圧V0 はフィルタ回路Fに入力され、スイッチング時に発生するノイズはフィルタ回路Fによって除去される。フィルタ回路Fの出力電圧V1 はトリガ切換回路STに入力されており、この電圧V1 がトリガレベルを上回るか又は下回ると、トリガ切換回路STの出力電圧V2 が立ち上がるか又は立ち下がる。ここで、トリガ切換回路STは入力のトリガレベルを適宜切り換えており、出力電圧V2 の時間遅れを少なくしている。
請求項（抜粋）：
ソースが回路のグランドに接続されるとともに、ゲートに外部から制御信号が入力されるN型MOSFETと、ゲート・ドレイン間が短絡され、ドレインがN型MOSFETのドレインに接続されるとともに、回路のグランドに対して電位差を有する駆動電源の高電位側出力端にソースが接続される第1のP型MOSFETと、ゲート及びソースが第1のP型MOSFETのゲート及びソースにそれぞれ接続される第2のP型MOSFETと、第2のP型MOSFETのドレインと駆動電源の低電位側出力端との間に接続された抵抗と、第2のP型MOSFETと抵抗との接続点に入力端が接続され、N型MOSFETの高電圧スイッチング時に発生するノイズを除去するフィルタ回路とを備え、上記制御信号を駆動電源の信号レベルに変換して出力するレベルシフト回路において、フィルタ回路からの入力信号によってトリガされ、出力を発生するトリガ切換回路を設け、トリガ切換回路は出力の遅れが小さくなるように入力のトリガレベルを切り換えることを特徴とするレベルシフト回路。
IPC (2件)：
FI (2件)：
H03K 5/02 L
, H03K 19/00 101 B
