特許

J-GLOBAL ID：200903079481417911

データ送信回路

発明者： 井上 治子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平3-303804
公開番号（公開出願番号）：特開平5-120219
出願日： 1991年10月24日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 フレーム構成されているシリアルデータの送信回路において、バイト単位の送信データをビット単位のフレーム構成で送信する時間を短縮する。【構成】 バイト単位のデータが格納され、読出信号でバイト単位にデータが読出されるメモリ1と、メモリ1のデータを保持する保持回路2と保持回路3と、保持回路2のデータを選択信号でビット単位に選択する選択回路4と、フレームパルスとクロックを入力しフレームのビット数をカウントするカウンタ5と、保持回路3とカウンタ5の出力をアドレスとして入力し、読出信号、保持信号1、2及び選択信号をデータとして出力するROM6とで構成される。【効果】 データに無駄のないフレーム構成で従来のような編集処理を必要としないので、送信の処理時間の短縮という効果がある。

請求項（抜粋）：

フレームの先頭を示すフレームパルスとクロックを入力し、任意のビット数のフレームに構成され、フレーム先頭のフレーム種別によってビット単位にデータの区切りが変化するシリアルデータを送信する回路において、送信するデータを格納していて、読出信号によってバイト単位にデータを読出せるメモリと、前記メモリより読出したデータを保持信号1で保持する保持回路2と、前記メモリより読出したデータを保持信号2で保持する保持回路3と、前記保持回路2の出力を選択信号によりビット単位で選択する選択回路と、前記フレームパルス、クロックを入力し、フレームのビット数をカウントするカウンタと、前記保持回路3の出力とカウンタの出力とをアドレスとして入力し、前記読出信号、保持信号1、2及び選択信号をデータとして出力するリードオンリメモリ(ROM)とで構成されることを特徴とするデータ送信回路。

IPC (3件)：

G06F 13/38 350 ,  G06F 13/00 353 ,  H04L 29/08