特許
J-GLOBAL ID:200903079486829746
有限状態機械を識別して回路設計を検査するシステムおよび方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
中村 稔 (外9名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-548819
公開番号(公開出願番号):特表2002-514822
出願日: 1999年04月30日
公開日(公表日): 2002年05月21日
要約:
【要約】本発明は、有限状態機械を識別して回路設計を検査するために、設計記述で構成セット(602)、構成セットの構成(604)および構成のオブジェクト(606)を識別する。次に、オブジェクト(608)値の変更を制御できる構成セットの第1の構成サブセットを識別し、次に、その値がオブジェクト(610)によって直接的にまたは間接的に変更できる第2サブセット構成を識別する。識別、記憶ステップは、構成中の全てのオブジェクトと構成セット(612-614)中の全ての構成について反復される。有限状態機械は、第2のオブジェクト値の変更を制御し、その値が第2のオブジェクト(616)によって直接的にまたは間接的に変更できる第1のオブジェクトについて検索することによって識別される。設計記述で有限状態機械要素を識別するこの方法は、次に、テストベンチ(618-626)の有限状態機械を機能試験するためのテストベクトルを生成するテストジェネレータによって使用される。
請求項(抜粋):
設計記述で有限状態機械(FSM)を識別して回路設計を検査する方法であって、 前記記述のFSM要素を識別するステップと; テストされていない要素をリスト化するカバレージデータをインポートするステップと; 前記テストされていない要素をシミュレートするテストベクトルを生成するステップと;を含むことを特徴とする方法。
IPC (2件):
G06F 17/50 670
, G01R 31/28
FI (2件):
G06F 17/50 670 K
, G01R 31/28 F
Fターム (10件):
2G132AA01
, 2G132AC11
, 2G132AG15
, 2G132AL00
, 2G132AL09
, 2G132AL11
, 5B046AA08
, 5B046BA09
, 5B046JA05
, 5B046KA05
引用特許:
審査官引用 (5件)
-
特許第5537580号
-
特許第5604895号
-
特許第5659555号
-
特許第5555270号
-
特許第5680332号
全件表示
前のページに戻る