特許

J-GLOBAL ID：200903079496425767

半導体集積回路装置及び半導体集積回路製造方法

発明者： 茶谷 雅夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-043875
公開番号（公開出願番号）：特開2000-243844
出願日： 1999年02月22日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】 本発明は、製造時の配線の接続変更を少ない工程数で容易に実現する半導体集積回路装置及び半導体集積回路製造方法を提供することを課題とする。【解決手段】 下層のコンタクトホールに対して上層配線層パターンをフォトリソグラフィー工程の目合わせ時にシフトさせる工程、または下層の配線層パターンに対して上層のスルーホールパターンをフォトリソグラフィー工程の目合わせ時にシフトさせる等特定のパターンをシフトさせて接続を切り替える工程を設ける。

請求項（抜粋）：

抵抗素子を備え、製造時の配線の接続変更を少ない工程数で容易に実現する半導体集積回路装置であって、抵抗素子を持つ半導体集積回路装置において、前記抵抗素子上の第1の配線と当該抵抗素子との接続を行う第1の接続用コンタクトホールを備え、前記第1の接続用コンタクトホールの一方が電流の流れる方向に複数個並設され、前記複数個並んだ第1の接続用コンタクトホール上の前記第1の配線が当該第1の接続用コンタクトホールごとに分離されて配置され、前記第1の接続用コンタクトホールの他方及び前記抵抗素子以外の素子の当該第1の接続用コンタクトホール上の前記第1の配線が、当該第1の接続用コンタクトホールの配列と同程度の長さまたは当該第1の配線の最小ピッチのn倍(n=1,2,3,...)の長さで前記電流の流れる方向に延長して配置されていることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/82 F ,  G06F 15/60 658 Z ,  H01L 27/04 V

Fターム (25件)：

5B046AA08 ,  5B046BA04 ,  5F038AR07 ,  5F038AR09 ,  5F038AR16 ,  5F038AR19 ,  5F038AR25 ,  5F038CD02 ,  5F038CD12 ,  5F038EZ20 ,  5F064CC22 ,  5F064DD18 ,  5F064DD26 ,  5F064EE08 ,  5F064EE09 ,  5F064EE17 ,  5F064EE23 ,  5F064EE26 ,  5F064EE27 ,  5F064EE33 ,  5F064EE36 ,  5F064EE42 ,  5F064EE52 ,  5F064FF05 ,  5F064FF48