特許
J-GLOBAL ID：200903079503962536
突入電流防止回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-172047
公開番号（公開出願番号）：特開平5-022932
出願日： 1991年07月12日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 電源投入時の突入電流を防止し、且つスイッチング素子の短絡障害による直流電源の電圧低下を防止することを目的とする。【構成】 メイントランス11の一次巻線とトランジスタ12とに対して直列に接続した温度ヒューズ付抵抗3により電源投入時の突入電流を防止し、この温度ヒューズ付抵抗3を電源投入後の所定時間後に短絡する第1のトランジスタ4と、この第1のトランジスタ4を強制的にオフとする第2のトランジスタ5と、第1のトランジスタ4の電圧降下を検出する検出回路とを備え、トランジスタ12の短絡障害発生により、第2のトランジスタ5がオンとなって、第1のトランジスタ4をオフとし、温度ヒューズ付抵抗3を接続した状態として直流電源20の電圧低下を防止した後、ヒューズ3Bの溶断により短絡障害のスイッチング電源部を切離す。
請求項（抜粋）：
直流出力端子を並列接続して負荷に安定化直流電圧を供給する複数のスイッチング電源部(1-1〜1-n)のそれぞれに設けた突入電流防止回路(2)に於いて、スイッチング電源部(1-1〜1-n)の入力電源投入時に流れる電流を制限する温度ヒューズ付抵抗(3)と、前記入力電源投入から所定時間後にオンとなって前記温度ヒューズ付抵抗(3)を短絡する第1のトランジスタ(4)と、オン状態の前記第1のトランジスタ(4)の電圧降下が閾値以上の時にオンとなって該第1のトランジスタ(4)をオフとする為の第2のトランジスタ(5)と、前記第1のトランジスタ(4)の電圧降下を分圧して前記第2のトランジスタ(5)のベースに加える第1,第2の抵抗(6,7)と、該第1の抵抗(6)に並列に接続した第3の抵抗(8)とコンデンサ(9)との直列回路とを含む検出回路とを備えたことを特徴とする突入電流防止回路。
IPC (2件)：
前のページに戻る
