特許
J-GLOBAL ID:200903079523061268
CMOS半導体装置の製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-243362
公開番号(公開出願番号):特開2001-068562
出願日: 1999年08月30日
公開日(公表日): 2001年03月16日
要約:
【要約】【課題】マスクの削減により、CMOS半導体装置の製造工程数の削減を図る【解決手段】マスク枚数を削減するために、Nチャネル型MOSトランジスタのしきい値電圧調節用イオン注入とP型ウエル領域形成用イオン注入を同一のマスク(ホトレジスト層8)を用いて行うことに着目した。そこで、しきい値電圧調節用イオン注入において、砒素を採用することにより、ウエル拡散により不純物の再分布を極力防止する。これにより、ウエル拡散前にイオン注入を行い、両イオン注入を同一マスクで行うことを可能としている。
請求項(抜粋):
半導体基板上にゲート酸化膜を形成する工程と、全面にN型の不純物を注入する工程と、フィールド酸化膜を形成する工程と、P型ウエル形成領域を露出するようにホトレジスト層を形成する工程と、前記ホトレジスト層をマスクとしてP型の不純物を前記基板表面にイオン注入する工程と、前記ホトレジスト層をマスクとして、リンよりも拡散係数の小さいN型不純物を前記基板表面にイオン注入する、第1のしきい値電圧調節用イオン注入工程と、熱拡散によってN型ウエル領域及びP型ウエル領域を形成する工程と、前記第1及び第2導電型のウエル領域の表面にP型不純物をイオン注入する、第2のしきい値電圧調節用イオン注入工程と、を有することを特徴とするCMOS半導体装置の製造方法。
IPC (3件):
H01L 21/8238
, H01L 27/092
, H01L 21/266
FI (3件):
H01L 27/08 321 N
, H01L 21/265 M
, H01L 27/08 321 C
Fターム (12件):
5F048AA09
, 5F048AC03
, 5F048BA01
, 5F048BB05
, 5F048BB08
, 5F048BB13
, 5F048BD04
, 5F048BE03
, 5F048BF03
, 5F048BF06
, 5F048BG12
, 5F048DA10
前のページに戻る