特許
J-GLOBAL ID：200903079532317771
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-152369
公開番号（公開出願番号）：特開平6-140424
出願日： 1992年06月11日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】低温プロセスで高性能なpoly-SiTFTを作製するための素子構造及び製造プロセスを提供する。【構成】絶縁ゲート型半導体装置において、シリコンを主体としボロン等の不純物をドーピングしたチャンネル領域を含む多結晶半導体層、ゲート絶縁膜、サイドウォールを有するゲート電極、該多結晶半導体層上に形成されたソース・ドレイン領域を少なくとも有する。【効果】オフセット構造を有するセルフアライン型TFTを低温形成でき、高移動度でオンオフ比の高い高性能なCMOS型のpoly-SiTFTを安価なガラス基板上に形成できる。
請求項（抜粋）：
絶縁ゲート型半導体装置のチャンネル領域がシリコンを主体とする多結晶半導体で形成された半導体装置において、チャンネル領域をその一部として含むシリコンを主体とする多結晶半導体層、ゲート絶縁膜、サイドウォールを有するゲート電極、該シリコンを主体とする多結晶半導体層の少なくとも一部の領域上に形成されたソース・ドレイン領域を成す薄膜及び該薄膜と同一材で形成されたゲート電極上の薄膜を少なくとも有することを特徴とする半導体装置。
IPC (3件)：
H01L 21/336
, H01L 27/12
, H01L 29/784
