特許
J-GLOBAL ID：200903079547845294
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2006-338173
公開番号（公開出願番号）：特開2008-153340
出願日： 2006年12月15日
公開日（公表日）： 2008年07月03日
要約：
【課題】本発明は、導通不良や絶縁不良の発生を抑制し、また量産性に優れ、かつプロセス温度の低温化により集積回路へのダメージを低減できる半導体装置およびその製造方法を提供することを目的とする。【解決手段】本発明の半導体装置は、電極配線を備えた半導体基板とこの半導体基板の厚み方向に形成され1つの開口部を備えた孔と、この孔に形成された電極部とを有し、電極部は、その一端が前記開口部と反対側に設けられた底部に接合されて電極配線に導通し、孔との間に間隙を設けて形成される。本発明の半導体装置の製造方法は、半導体基板の厚み方向に孔を形成する第1工程と、一端が開口部と反対側に設けられた底部に接合され、底部から開口部に向けて導電材料を堆積することで電極部を形成する第2工程と、エッチングにより孔と電極部との間に間隙を形成する第3工程とを有する。【選択図】図1
請求項（抜粋）：
電極配線を備えた半導体基板と、この半導体基板の厚み方向に形成され1つの開口部を備えた孔と、この孔の内部に形成された電極部と、を有する半導体装置であって、
前記電極部は、その一端が前記開口部と反対側に設けられた底部に接合されることで、前記電極配線と電気的に接続され、更に、前記電極部は、前記孔との間に間隙を設けて形成されることを特徴とする半導体装置。
IPC (3件)：
H01L 21/320
, H01L 23/52
, H01L 21/60
H01L21/88 J
, H01L21/92 602F
, H01L21/92 604Q
5F033JJ07
, 5F033JJ08
, 5F033JJ11
, 5F033JJ13
, 5F033JJ14
, 5F033MM30
, 5F033PP06
, 5F033PP21
, 5F033QQ07
, 5F033QQ13
, 5F033QQ19
, 5F033QQ37
, 5F033QQ41
, 5F033QQ53
, 5F033RR30
