特許
J-GLOBAL ID：200903079557485229
シングルチップ・マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-143090
公開番号（公開出願番号）：特開平7-006155
出願日： 1993年06月15日
公開日（公表日）： 1995年01月10日
要約：
【要約】 (修正有)【目的】発振子の故障等に起因するCPU停止障害を防止する。【構成】クロック切替信号108を介して一つのクロック信号を選択し、システム・クロック信号109をCPUに供給するシステム・クロック選択回路9、タイマ・リセット信号105によりリセットされるタイマ4、タイマ・リセット信号105を出力するタイマ・リセット・フラグ8、システム・リセット信号103及びタイム・キャリー信号106の論理和をフラグ・リセット信号107として出力するOR回路5、メイン・クロック発振回路3に対し発振制御信号104を出力し、フラグ・リセット信号107によりリセットされる発振制御フラグ7、並びにクロック切替信号108を出力し、フラグ・リセット信号107によりリセットされるクロック切替フラグ6を備える。メイン・クロック発振回路3の動作停止時に、サブ・クロック発振回路2に切替えられる。
請求項（抜粋）：
発振周波数の異なる少なくとも2個以上の複数のクロック信号供給源と、前記複数のクロック信号供給源より出力されるクロック信号を受けて、所定のクロック切替信号を介してその内の一つのクロック信号を選択し、システム・クロック信号としてCPUに供給するシステム・クロック選択回路と、前記複数のクロック信号供給源に含まれているクロック信号供給源の内の、システム起動時において稼働する特定のクロック信号供給源より出力されるクロック信号をカウントしてタイム・キャリー信号を出力するとともに、所定のタイマ・リセット信号を介してリセットされるタイマと、CPUにおける命令の実行を受けて、前記タイマ・リセット信号を出力するタイマ・リセット・フラグと、所定のシステム・リセット信号ならびに前記タイム・キャリー信号を受けて、これらの両信号の論理和をフラグ・リセット信号として出力する論理回路と、CPUにおける命令の実行を受けて、前記特定のクロック信号供給源以外のクロック信号供給源に対して発振制御信号を出力するとともに、前記フラグ・リセット信号によりリセットされる発振制御フラグと、CPUにおける命令の実行を受けて、前記クロック切替信号を出力するとともに、前記フラグ・リセット信号によりリセットされるクロック切替フラグと、を少なくとも備えて構成されるクロック発生回路を内蔵し、前記特定のクロック供給源以外のクロック供給源の動作停止時に、前記システム・クロック選択回路および前記発振制御フラグの動作を介して、クロック信号供給源を前記特定のクロック信号供給源に切替えることを特徴とするシングルチップ・マイクロコンピュータ。
引用特許：
前のページに戻る
