特許

J-GLOBAL ID：200903079558584280

薄膜トランジスタの製造方法

発明者： 山崎 康二
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-259900
公開番号（公開出願番号）：特開平6-112223
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】リーク電流を低減した薄膜トランジスタを均一に再現性良く製造する方法を提供する。【構成】基板上に第1の多結晶シリコンを形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極となる第2の多結晶シリコンを堆積する工程と、該第2の多結晶シリコンをポジレジストを用いてパターニングする工程と、該ポジレジストをマスクとしてイオン注入によりソース及びドレイン領域に自己整合的に不純物をドープする工程と、該ポジレジストをマスクとして第2の多結晶シリコンをさらにエッチングする工程と、層間絶縁膜を形成する工程と、金属配線層を形成する工程を有する薄膜トランジスタの製造方法。

請求項（抜粋）：

基板上に第1の多結晶シリコン層を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極となる第2の多結晶シリコンを堆積する工程と、該第2の多結晶シリコンをポジレジストを用いてパターニングする工程と、該ポジレジストをマスクとしてイオン注入によりソース及びドレイン領域に自己整合的に不純物をドープする工程と、該ポジレジストをマスクとして第2の多結晶シリコンをさらにエッチングする工程と、層間絶縁膜を形成する工程と、金属配線層を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500