特許
J-GLOBAL ID:200903079567051812
ステッピングモータの制御装置
発明者:
,
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-073041
公開番号(公開出願番号):特開平8-275593
出願日: 1995年03月30日
公開日(公表日): 1996年10月18日
要約:
【要約】【目的】 複数のステッピングモータを同時駆動するときに、モータの負荷電流の変動を抑えて、最大負荷電流を低減できるステッピングモータの制御装置を提供する。【構成】 二つのフラップを同時に動作させる場合、制御部1のフラップ制御回路1aは、フラップ駆動回路2に制御信号を出力すると共に、フラップ駆動回路3に遅延回路1bを介して所定時間遅延された制御信号を出力する。上記フラップ駆動回路2からの駆動信号によって、ステッピングモータ4は、1相励磁と2相励磁を交互に繰り返す。一方、上記フラップ駆動回路3からの駆動信号によって、ステッピングモータ5は、各ステッピングモータ4,5の励磁相数が最大とならないように、ステッピングモータ4に対して所定時間遅れて、1相励磁と2相励磁を交互に繰り返す。したがって、上記ステッピングモータ4,5の全励磁相数は2相,3相を交互に繰り返すので、最大負荷電流を低減できる。
請求項(抜粋):
複数のステッピングモータ(4,5)を夫々駆動する複数の駆動回路(2,3)と、上記複数の駆動回路(2,3)に制御信号を夫々出力する制御手段(1a)とを備えたステッピングモータの制御装置において、上記複数のステッピングモータ(4,5)を同時に駆動するとき、上記各ステッピングモータ(4,5)の励磁相数が同時に最大にならないように、上記制御手段(1a)からの上記制御信号のうちの少なくとも一つを所定時間遅延させる遅延手段(1b)を備えたことを特徴とするステッピングモータの制御装置。
引用特許:
審査官引用 (4件)
-
特開昭60-123915
-
特開昭59-162799
-
特開昭60-125200
前のページに戻る