特許

J-GLOBAL ID：200903079578998170

半導体素子の製造方法及びその装置

発明者： 中村 巌
出願人/特許権者： 国際電気株式会社
代理人 (1件)： 三好 祥二
公報種別：公開公報
出願番号（国際出願番号）：特願平11-113019
公開番号（公開出願番号）：特開2000-306904
出願日： 1999年04月21日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】成膜過程での反応炉の反応副生成物の堆積膜の亀裂を強制的に発生させ、亀裂発生時に生じる微細パーティクルをガスパージにより強制的に排出し、ウェーハへの微細パーティクルの付着を低減させることで、反応炉の洗浄の頻度を少なくして生産性を向上させようとするものである。【解決手段】被処理基板11に成膜を行う反応炉2内から基板をアンロードした状態で、反応炉内を成膜温度よりも低い温度に温度降下させ、ガスパージする半導体素子の製造方法であり、反応炉内を温度降下させ、反応炉内に付着した反応副生成物堆積膜の応力を増大させ、堆積膜に強制的に亀裂を発生させ、亀裂発生時に生じる微細パーティクルをガスパージにより強制的に排出する。

請求項（抜粋）：

被処理基板に成膜を行う反応炉内から基板をアンロードした状態で、反応炉内を成膜温度よりも低い温度に温度降下させ、ガスパージすることを特徴とする半導体素子の製造方法。

IPC (3件)：

H01L 21/31 ,  C23C 16/455 ,  C23C 16/44

FI (3件)：

H01L 21/31 B ,  C23C 16/44 D ,  C23C 16/44 J

Fターム (32件)：

4K030AA02 ,  4K030AA06 ,  4K030AA13 ,  4K030BA38 ,  4K030BA40 ,  4K030DA06 ,  4K030EA11 ,  4K030GA12 ,  4K030GA13 ,  4K030JA01 ,  4K030JA09 ,  4K030JA10 ,  4K030LA15 ,  5F045AA06 ,  5F045AB33 ,  5F045AC05 ,  5F045AC12 ,  5F045AC15 ,  5F045AD11 ,  5F045AD12 ,  5F045AE01 ,  5F045BB08 ,  5F045BB15 ,  5F045DP19 ,  5F045EB08 ,  5F045EB12 ,  5F045EB17 ,  5F045EE14 ,  5F045EG01 ,  5F045EG06 ,  5F045EN05 ,  5F045GB05

引用特許：

審査官引用 (1件)

• 特開平4-155827