特許
J-GLOBAL ID：200903079601241227
基準電圧発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
小堀 益
公報種別：公開公報
出願番号（国際出願番号）：特願平8-100086
公開番号（公開出願番号）：特開平8-305454
出願日： 1996年04月22日
公開日（公表日）： 1996年11月22日
要約：
【要約】【課題】 半導体装置の基準電圧発生回路を提供する。【解決手段】 入力された外部電源電圧Vccを立下げてその立下り電圧を基準電圧Vrefとして基準電圧出力端子10に発生する分配手段11と、一端が前記基準電圧Vrefの出力端子10に連結され、他端が接地Vssと連結されて前記基準電圧Vrefを所定の電圧レベルでクランピングするためのPMOSトランジスタPM1と、前記基準電圧Vrefのレベル変動に応答して前記レベル変動を補償する方向に前記PMOSトランジスタPM1の基板電Vbpを調整するための補償手段17とを備えることを特徴とする。よって、本発明では基準電圧を一定に保つために工程変数の変化による基準電圧を補償することができる。
請求項（抜粋）：
入力された外部電源電圧を立下げてその立下り電圧を基準電圧として基準電圧出力端子に発生する分配手段と、一端が前記基準電圧の出力端子に連結され、他端が接地と連結されて前記基準電圧を所定の電圧レベルでクランピングするためのPMOSトランジスタと、前記基準電圧のレベル変動に応答して前記レベル変動を補償する方向に前記PMOSトランジスタの基板電圧を調節するための補償手段とを備えることを特徴とする基準電圧発生回路。
IPC (3件)：
G05F 3/24
, G05F 1/56 320
, G05F 1/613 310
G05F 3/24 B
, G05F 1/56 320 T
, G05F 1/613 310
