特許

J-GLOBAL ID：200903079605500774

不揮発性半導体記憶装置およびその製造方法

発明者： 西橋 一嘉
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平9-029927
公開番号（公開出願番号）：特開平10-229137
出願日： 1997年02月14日
公開日（公表日）： 1998年08月25日
要約：

【要約】【課題】 浮遊ゲートと制御ゲートとの間の容量を増大させることにより、書き込みや消去のオペレーションの際の動作電圧の低減等を図る。またこのような不揮発性半導体記憶装置を製造工程数の増加を抑えつつ容易に製造可能とする。【解決手段】 不揮発性半導体記憶装置に係るメモリトランジスタ1は、半導体基板2の表面側に形成されたもので側面3aと底面3bとを有する凹部3と、半導体基板2の表面と凹部3の側面3aとに形成された素子分離膜4と、凹部3の底面3bに形成されたトンネル酸化膜(第1ゲート絶縁膜)5と、凹部3の側面3aに形成された素子分離膜4の表面と底面3bに形成されたトンネル酸化膜5とを覆いかつ上面に凹状の段部6aを有する状態で形成された浮遊ゲート6と、浮遊ゲート6の表面に形成された第2ゲート絶縁膜7と、第2ゲート絶縁膜7の表面に形成された制御ゲート8とを備えて構成される。

請求項（抜粋）：

半導体基板の表面側に形成されたもので側面と底面とを有する凹部と、前記半導体基板の表面と前記凹部の側面とに形成された素子分離膜と、前記凹部の底面に形成された第1ゲート絶縁膜と、前記凹部の側面に形成された素子分離膜の表面と前記第1ゲート絶縁膜とを覆いかつ上面に凹状の段部を有する状態で形成された浮遊ゲートと、該浮遊ゲートの表面に形成された第2ゲート絶縁膜と、該第2ゲート絶縁膜の表面に形成された制御ゲートとを備えていることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434