特許

J-GLOBAL ID：200903079615827046

マルチポートのインターリーブ・キャッシュ・メモリ

発明者： デビッド・アーノルド・ルイック
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-289333
公開番号（公開出願番号）：特開平10-214227
出願日： 1997年10月22日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 16以上の同時メモリ・アクセスに対応し、16以上の疑似ポートを備え、インターリーブされるキャッシュ・メモリを提供する。【解決手段】 8、16またはそれ以上のポートを持つ高速疑似キャッシュ・メモリ、及び関連する有効アドレス生成スキーム。キャッシュ・メモリは、2ポートのビルディング・ブロックまたは2倍のシングル・ポートのビルディング・ブロックのいずれかをもとに、真の8、16またはそれ以上のポートを持ち、インターリーブされたキャッシュ・メモリと機能的に同等なものとして構成される。

請求項（抜粋）：

複数のデータ・ユニットを格納するマルチポートのインターリーブ・キャッシュ・メモリであって、第1論理部と第2論理部に分けられたメモリを含み、各論理部が複数のデータ・ユニットを格納し、M≧2のとき、M個のバンクにインターリーブされるものであり、各バンクが、少なくとも第1書込み/制御ポートと、少なくとも第1読取りポートと、を含み、各バンクが、書込みポートと読取りポートのペア当たり1つの専用行アドレス・バスを持ち、M個のバンク書込みバスであって、前記第1論理部のバンクの書込みポートと前記第2論理部の対応するバンクの書込みポートのペアがそれぞれ、該M個のバンク書込みバスの1つに接続されることにより対応するバンクの書込みポートが同時に書込まれるものと、を含み、各読取りポートは他から独立している、マルチポート・メモリ。