特許

J-GLOBAL ID：200903079621489020

SOI積層半導体基板の製造方法

発明者： 冨田 真一
出願人/特許権者： 住友シチックス株式会社
代理人 (1件)： 森 正澄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-296120
公開番号（公開出願番号）：特開平8-153863
出願日： 1994年11月30日
公開日（公表日）： 1996年06月11日
要約：

【要約】【目的】SOI膜厚のバラツキが少なく、より均一化したSOI膜厚を得ることができ、オーバーポリッシュの心配がなく、加工コストの低減を図る。【構成】少なくとも2枚の半導体シリコンウエーハを直接接着することにより製造するSOI積層半導体基板の製造方法において、主面が鏡面研磨された第1半導体シリコンウエーハ及び第2半導体シリコンウエーハの双方の主面に酸化膜を形成し、前記第1半導体シリコンウエーハ又は第2半導体シリコンウエーハの主面に多結晶シリコン又はアモルファスシリコンを形成し、前記第1半導体シリコンウエーハの主面と第2半導体シリコンウエーハの主面とを密着して熱処理を行い、次いで、第2半導体シリコンウエーハを酸化膜が露出するまで研削及び研磨を行い、更に前記露出した酸化膜を除去した後、表面を平坦化する工程を備えたSOI積層半導体基板の製造方法である。

請求項（抜粋）：

少なくとも2枚の半導体シリコンウエーハを直接接着することにより製造するSOI積層半導体基板の製造方法において、主面が鏡面研磨された第1半導体シリコンウエーハ及び第2半導体シリコンウエーハの双方の主面に酸化膜を形成し、前記第1半導体シリコンウエーハ又は第2半導体シリコンウエーハの主面に多結晶シリコン又はアモルファスシリコンを形成し、前記第1半導体シリコンウエーハの主面と第2半導体シリコンウエーハの主面とを密着して熱処理を行い、次いで、第2半導体シリコンウエーハを酸化膜が露出するまで研削及び研磨を行い、更に前記露出した酸化膜を除去した後、表面を平坦化したことを備えたことを特徴とするSOI積層半導体基板の製造方法。

IPC (3件)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/304 321