特許

J-GLOBAL ID：200903079625096775

半導体メモリの不良救済回路

発明者： 南 孝潤 ,  徐 英豪
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-169865
公開番号（公開出願番号）：特開平9-017194
出願日： 1996年06月28日
公開日（公表日）： 1997年01月17日
要約：

【要約】【課題】 待機電流不良原因がメモリセルのセルパワー系統に関連している場合にもカラム単位で救済可能な不良救済回路を提供する。【解決手段】 カラム方向配列の多数のスタティックメモリセル30へセルパワーを提供するカラムごとのセルパワーラインに対し電源供給制御を行うと共に、ビットライン負荷回路20の導通制御を行う救済回路400とする。この救済回路400は、不良のない場合にセルパワーラインへ電源電圧を提供し、不良のある場合にセルパワーラインへ接地電圧を提供する第1インバータ402と、このインバータ402が電源電圧を出力する場合にビットライン負荷回路20をオンさせ、インバータ402が接地電圧を出力する場合にビットライン負荷回路20をオフさせる第2インバータ403と、で構成する。第1インバータ402の入力はヒューズF31の切断で設定される。

請求項（抜粋）：

セルパワーにより電流を流してデータを記憶するメモリセルを有した半導体メモリの不良救済回路において、カラム方向配列の多数のメモリセルへセルパワーを提供するカラムごとのセルパワーラインに対し電源供給制御を行うと共に、ビットライン負荷回路の導通制御を行うようにしたことを特徴とする不良救済回路。

IPC (2件)：

G11C 29/00 301 ,  G11C 11/413

FI (2件)：

G11C 29/00 301 B ,  G11C 11/34 341 C

引用特許：

審査官引用 (3件)

• 特開昭63-241789
  
• 特開平4-342000
  
• 特開昭63-076189