特許
J-GLOBAL ID：200903079627306890
選択型シリサイド薄膜トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2000-091843
公開番号（公開出願番号）：特開2000-299473
出願日： 2000年03月29日
公開日（公表日）： 2000年10月24日
要約：
【要約】【課題】 金属誘導型結晶化膜の品質を向上しかつコストを低減する。【解決手段】 低い漏れ電流を有する薄膜トランジスタの形成において、非晶質膜を結晶化する方法であって、該方法は、a)第1の厚さを有する非晶質膜の層を堆積するステップと、b)該非晶質膜の選択領域上に、該選択領域と接触するように、第2の厚さを有する連続遷移金属膜の層を堆積するステップと、c)該連続遷移金属膜の下の該非晶質膜の該選択領域が消耗されて、遷移金属半導体化合物の連続膜を形成するように、該ステップa)において堆積された該非晶質膜および該ステップb)において堆積された該連続遷移金属膜をアニーリングするステップと、d)アニーリングを行って、該非晶質膜を少なくとも部分的に多結晶膜に変換し、それにより、該遷移金属の選択的配置が結晶化成長面を制御する、アニーリングステップと、を含む方法により上記課題が達成される。
請求項（抜粋）：
低い漏れ電流を有する薄膜トランジスタの形成において、非晶質膜を結晶化する方法であって、該方法は、a)第1の厚さを有する非晶質膜の層を堆積するステップと、b)該非晶質膜の選択領域上に、該選択領域と接触するように、第2の厚さを有する連続遷移金属膜の層を堆積するステップと、c)該連続遷移金属膜の下の該非晶質膜の該選択領域が消耗されて、遷移金属半導体化合物の連続膜を形成するように、該ステップa)において堆積された該非晶質膜および該ステップb)において堆積された該連続遷移金属膜をアニーリングするステップと、d)アニーリングを行って、該非晶質膜を少なくとも部分的に多結晶膜に変換し、それにより、該遷移金属の選択的配置が結晶化成長面を制御する、アニーリングステップと、を含む方法。
IPC (5件)：
H01L 29/786
, H01L 21/336
, H01L 21/20
, H01L 21/28 301
, G02F 1/1368
H01L 29/78 627 G
, H01L 21/20
, H01L 21/28 301 S
, G02F 1/136 500
