特許
J-GLOBAL ID：200903079628292842
ダイナミック型半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平4-121226
公開番号（公開出願番号）：特開平5-307065
出願日： 1992年04月14日
公開日（公表日）： 1993年11月19日
要約：
【要約】【目的】 情報記憶キャパシタの1/2Vccを受けるプレートにテスト時にVccを伝えるp型MOSトランジスタを有するDRAMのテスト回路において、上記プレートにスーパーVcc(>Vcc)をかけても上記p型MOSトランジスタを介してプレートからVcc電源端子側に貫通電流が流れないようにする。【構成】 上記p型MOSトランジスタとプレートとの間に、スーパーVcc印加時にゲートと基板(n型ウェル)とがスーパーVccを受けてオフするp型MOSトランジスタを介挿する。
請求項（抜粋）：
プレート電極のキャパシタに、第1の電源電位と、該第1の電源電位よりも絶対値が大きい第2の電源電位と、上記第1の電源電位と上記第2の電源電位との中間の電位である第3の電源電位と、上記第2の電源電位よりも絶対値が大きい第4の電源電位の四種類の電源電位をテスト時に与え得るようにしたことを特徴とするダイナミック型半導体メモリ
IPC (3件)：
G01R 31/26
, H01L 21/66
, H01L 27/108
