特許
J-GLOBAL ID:200903079635273942

通信レジスタ付並列計算機

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-039546
公開番号(公開出願番号):特開平8-235140
出願日: 1995年02月28日
公開日(公表日): 1996年09月13日
要約:
【要約】【目的】 複数個の演算プロセッサより発行された通信レジスタアクセスの競合緩和をはかり、性能向上を得ることを目的とする。【構成】 n個の演算プロセッサ11〜1n、主記憶装置2、これらを結合する相互結合網4及びm個の通信レジスタ装置から構成され、さらに各々の通信レジスタ装置は、複数個のワードより構成する通信レジスタ、通信レジスタ制御部、相互結合網とのインターフェース制御を行うリクエスト制御部より構成する。相互結合網4においては、各分割された通信レジスタ装置各々に対し、アクセスポートを設け、そのポートと通信レジスタ装置間を各々のアクセスパスにて結合する。相互結合網4は、異なる演算プロセッサより発行され、異なる通信レジスタ装置に至る2つの通信レジスタアクセスに対し、これらをアクセス衝突無しに通過可能なフルクロスバースイッチ方式を採用する。
請求項(抜粋):
複数の演算プロセッサと、主記憶装置と、前記演算プロセッサ間の同期制御、排他制御及び通信制御の高速実行を目的とする複数アドレスの通信レジスタ装置と、これら各装置を結合する相互結合網より構成される通信レジスタ付並列計算機において、前記通信レジスタ装置は、それぞれが独立して動作可能な複数個の装置に分割され、また、前記相互結合網には、前記演算プロセッサと1:1対応の入力ポート並びに前記主記憶装置及び前記通信レジスタ装置と1:1の出力ポートを設け、さらに、前記演算プロセッサからの前記出力ポートへの接続要求を受けると、競合すればその調停を行うが無競合なら複数の前記通信レジスタ装置への同時アクセスを可能とするクロスバー制御部を設けたことを特徴とすることを特徴とする通信レジスタ付並列計算機。

前のページに戻る