特許

J-GLOBAL ID：200903079639247750

ユークリッド互除演算回路

発明者： 長尾 章由 ,  加藤 高明
出願人/特許権者： シャープ株式会社
代理人 (1件)： 高野 明近
公報種別：公開公報
出願番号（国際出願番号）：特願平10-322063
公開番号（公開出願番号）：特開2000-148522
出願日： 1998年11月12日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 リード・ソロモン符号を用いて誤り訂正を行う過程で必要な誤り位置多項式と誤り評価多項式を求めるユークリッド互除演算回路において、回路規模を縮小する。【解決手段】 被除多項式の係数を記憶する第1のレジスタ群101と、除多項式の係数を記憶する第2のレジスタ群102は、夫々複数のレジスタから成り、且つ、夫々のレジスタが記憶している値を上位のレジスタにシフトする。第1のレジスタ群101に記憶された被除多項式を第2のレジスタ群102に記憶された除多項式で除算し、その剰余を第2のレジスタ群102にシフトさせ、次いで、この除多項式の係数を第1のレジスタ群101にシフトさせる。

請求項（抜粋）：

リード・ソロモン符号を用いて誤り訂正を行う過程で必要な誤り位置多項式と誤り評価多項式を求めるユークリッド互除演算を行う回路において、夫々複数のレジスタを有し、且つ、夫々のレジスタが記憶している値を上位のレジスタにシフトする手段を有する、被除多項式の係数を記憶する第1のレジスタ群と、除多項式の係数を記憶する第2のレジスタ群を用いて、前記被除多項式を前記除多項式で除算した剰余を前記第2のレジスタ群にシフトさせる手段と、前記剰余を前記第2のレジスタ群にシフトさせると同時に前記除多項式の係数を前記第1のレジスタ群にシフトさせる手段とを備えたことを特徴とするユークリッド互除演算回路。

IPC (3件)：

G06F 11/10 330 ,  G11C 19/00 ,  H03M 13/00

FI (3件)：

G06F 11/10 330 P ,  G11C 19/00 ,  H03M 13/00

Fターム (10件)：

5B001AA11 ,  5B001AB02 ,  5B001AC01 ,  5B001AD04 ,  5J065AC03 ,  5J065AD11 ,  5J065AE06 ,  5J065AF03 ,  5J065AG01 ,  5J065AH05