特許

J-GLOBAL ID：200903079658955528

半導体装置の製造方法

発明者： 高木 和久 ,  多田 仁史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-257157
公開番号（公開出願番号）：特開平11-097799
出願日： 1997年09月22日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】 精度よく短時間でメサ構造を形成することができる半導体装置の製造方法を提供することを課題とする。【解決手段】 ウエット用エッチングストッパ層19とドライ用エッチングストッパ層20と半導体層21とを順次配置し、半導体層21のメサ構造24を形成する領域に接する部分近傍のみをドライエッチングにより除去した後、メサ構造24を形成する領域以外の半導体層21及びドライ用エッチングストッパ層20のみをウエットエッチングにより除去するようにした。

請求項（抜粋）：

半導体基板上に、ウェットエッチングに対してエッチングストッパ層となるウエット用エッチングストッパ層と、ドライエッチングに対してエッチングストッパ層となるドライ用エッチングストッパ層と、半導体層とを順次形成する工程と、上記半導体層の,平面形状が所定幅のストライプ形状である第1の領域の両側にそれぞれ隣接した,2本の所定幅の領域のみを、上記ドライ用エッチングストッパ層に達する深さまでドライエッチングする工程と、上記半導体層の,第1の領域を除く領域を、上記ウエット用エッチングストッパ層に達する深さまでウエットエッチングする工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01S 3/18 ,  H01L 21/3065 ,  H01L 21/306

FI (4件)：

H01S 3/18 ,  H01L 21/302 J ,  H01L 21/306 S ,  H01L 21/306 B