特許
J-GLOBAL ID:200903079659000599
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (4件):
宮崎 昭夫
, 金田 暢之
, 伊藤 克博
, 石橋 政幸
公報種別:公開公報
出願番号(国際出願番号):特願2003-125106
公開番号(公開出願番号):特開2004-335526
出願日: 2003年04月30日
公開日(公表日): 2004年11月25日
要約:
【課題】本発明は、ボーイングの発生をエッチング条件で制御するとエッチング条件の変動でボーイングが発生する。基板が大口径化すると基板全体に均一にボーイングの生じない条件で製造するためには装置が大型化する問題があった。【構成】本発明は、第1のエッチングをボーイングの発生しない深さで停止し開孔部を形成する。次に、開孔部のホール壁面の、開孔を形成した際にボーイングの発生する部分にエッチング保護膜を形成する。その後、第2のエッチングを行い開孔を形成することで、ボーイングの発生を抑制しアスペクト比が13以上の微細開孔を行うものである。【選択図】 図1
請求項(抜粋):
ドライエッチングにより基体上に形成されたシリコンの酸化物からなる第1の絶縁膜中にアスペクト比が13以上の前記基体に達する開孔を製造する半導体装置の製造方法であり、
基体上に前記第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に開口を形成する工程と、
前記開口を介して前記第1の絶縁膜をボーイングが発生しない深さまでエッチング除去し開孔部を形成する第1の除去工程と、
全面に前記第1の絶縁膜よりもエッチング速度が遅い第3の絶縁膜を形成する工程と、
前記第2の絶縁膜上及び、前記開孔部の底面に形成された第3の絶縁膜をエッチング除去し、前記開孔部の壁面に前記第3の絶縁膜からなる側壁を形成する第2の除去工程と、
前記開口を介し前記第1の絶縁膜を前記基体に達するまでエッチング除去し開孔を形成する第3の除去工程とを有する半導体装置の製造方法。
IPC (2件):
FI (3件):
H01L21/90 A
, H01L21/90 M
, H01L21/302 105A
Fターム (63件):
5F004AA02
, 5F004BA04
, 5F004BB11
, 5F004DA00
, 5F004DA01
, 5F004DA23
, 5F004DA26
, 5F004DB03
, 5F004DB07
, 5F004EA03
, 5F004EA07
, 5F004EA12
, 5F004EA28
, 5F004EA37
, 5F004EB01
, 5F004EB03
, 5F033HH03
, 5F033HH09
, 5F033HH18
, 5F033HH25
, 5F033HH27
, 5F033HH33
, 5F033KK09
, 5F033KK18
, 5F033KK25
, 5F033KK27
, 5F033KK33
, 5F033LL01
, 5F033NN37
, 5F033NN40
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ13
, 5F033QQ16
, 5F033QQ21
, 5F033QQ24
, 5F033QQ25
, 5F033QQ27
, 5F033QQ28
, 5F033QQ31
, 5F033QQ35
, 5F033QQ37
, 5F033QQ92
, 5F033QQ93
, 5F033QQ95
, 5F033QQ96
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033RR09
, 5F033RR13
, 5F033RR14
, 5F033RR15
, 5F033SS13
, 5F033SS15
, 5F033TT02
, 5F033TT07
, 5F033VV10
, 5F033VV16
, 5F033WW00
, 5F033XX04
, 5F033XX25
引用特許:
前のページに戻る