特許
J-GLOBAL ID：200903079667905908
強誘電体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-312618
公開番号（公開出願番号）：特開平8-321186
出願日： 1995年11月30日
公開日（公表日）： 1996年12月03日
要約：
【要約】【目的】 チップ面積の縮小化を図れる強誘電体記憶装置を提供する。【構成】 読み出し時において、メモリセルMCの強誘電体キャパシタFCには電圧「-V1」が印加され、FCの分極電荷はloop4に沿って変化する。一方、リファレンスメモリセルRMCの強誘電体キャパシタRFCには電圧「-V1」より絶対値が大きな電圧「-V2」が印加され、RFCの分極電荷はloop15に沿って変化する。すなわち、MCに記憶された「1」,「0」を読み取る場合には分極電荷の移動量はそれぞれSC1,USC2となる。一方、RMCの分極電荷の移動量は常にUSC13となる。このとき、USC13は、SC1より小さく、USC2より大きい。
請求項（抜粋）：
第1および第2のビット線のいずれか一方に接続されたスイッチングトランジスタと、第1および第2の電極を有し、当該スイッチングトランジスタに第1の電極が接続された強誘電体キャパシタとからなる記憶セルと、当該記憶セルと同一構成を有し、スイッチングトランジスタが記憶セルが接続されたビット線と異なるビット線に接続された参照セルとを備え、スイッチングトランジスタが導通状態にあるときに両ビット線間の電位差を検出してデータの読み出しを行う強誘電体記憶装置であって、読み出し動作時に、前記記憶セルの強誘電体キャパシタの第2の電極に対して第1の電圧を印加し、前記参照セルの強誘電体キャパシタの第2の電極に対して、当該第1の電圧と同一極性で、かつ、第1の電圧より高い第2の電圧を印加する電圧印加手段を有する強誘電体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 352 A
, G11C 11/22
