特許
J-GLOBAL ID：200903079677356228
トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
高野 則次
公報種別：公開公報
出願番号（国際出願番号）：特願平8-265460
公開番号（公開出願番号）：特開平10-092834
出願日： 1996年09月13日
公開日（公表日）： 1998年04月10日
要約：
【要約】【課題】 トランジスタにFLRを設けても、十分な耐圧を得ることが困難であった。【解決手段】 ベ-ス領域11とエミツタ領域12と第1及び第2のコレクタ領域13、14とフィ-ルド・リミッティング・リング(FLR)領域15とを有するトランジスタにおいて、第1のコレクタ領域13よりも不純物濃度が高い第2のコレクタ領域14をFLR領域15の下側に設けず、ベ-ス領域11の下側に限定して設ける。
請求項（抜粋）：
半導体基板内にベ-ス領域とエミッタ領域と第1コレクタ領域と前記第1のコレクタ領域よりも高い不純物濃度を有する第2のコレクタ領域とフィ-ルド・リミッティング・リング領域とが設けられ、前記半導体基板の一方の面において前記ベ-ス領域にベ-ス電極が接続され且つ前記エミッタ領域にエミッタ電極が接続され、前記半導体基板の他方の主面に設けられたコレクタ電極に対して前記第2のコレクタ領域が接続され、前記ベ-ス領域の底面及び側面が前記第1のコレクタ領域で包囲され、前記エミッタ領域の底面及び側面が前記ベ-ス領域で包囲され、前記フィ-ルド・リミッティング・リング領域は前記ベ-ス領域を前記第1のコレクタ領域を介して環状に囲むように形成され、前記フィ-ルド・リミッティング・リング領域の底面及び側面が前記第1のコレクタ領域で包囲されているトランジスタにおいて、前記第2のコレクタ領域の一部又は全部が前記ベ-ス領域と前記半導体基板の他方の主面との間に配置され、且つ前記フィ-ルド・リミッティング・リング領域と前記第2のコレクタ領域との最短距離が前記ベ-ス領域と前記第2のコレクタ領域との最短距離よりも長くなるように前記第2のコレクタ領域が配置されていることを特徴とするトランジスタ。
IPC (2件)：
引用特許：
審査官引用 (2件)
-
特開昭61-078162
-
特開昭59-008372
前のページに戻る
