特許
J-GLOBAL ID：200903079682379864
間引きクロック生成回路
発明者：
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-279237
公開番号（公開出願番号）：特開平8-139914
出願日： 1994年11月14日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 任意の縮小率に対応した間引きクロック信号を容易に作成できるようにし、しかも間引き用のパターンデータを記憶しておくメモリを設ける必要をなくすとともに、構成を簡単にする。【構成】 縮小率の値をm/nとする。演算回路9は、クロック信号CLKの立ち上がりに同期して、自身の出力値OUT1にd(=m-n)を加算して新たな出力値OUT1として出力する。比較回路10は、出力値OUT1がn以上になったときに、演算回路9に対してHレベルの出力信号OUT2を出力する。すると、演算回路9は、その出力信号OUT2がHレベルの状態では、クロック信号CLKの立ち上がりに同期して、出力値OUT1からnを減算する。又、AND回路11は、出力信号OUT2がLレベルで且つクロック信号CLKがHレベルであるときにのみHレベルとなる信号を、間引きクロック信号SCLKとして出力する。
請求項（抜粋）：
画データの縮小に際して画データ中の画素を間引くための間引きクロックを生成する回路であって、縮小率の値をn/mとした場合、クロック信号のパルスに同期してm-nずつ加算を行うとともに、その加算結果がn以上になったとき加算結果からnを減算する演算手段と、その減算時にクロック信号のパルスを間引いて間引きクロックとして出力する間引き手段とを設けた間引きクロック生成回路。
IPC (2件)：
前のページに戻る
