特許

J-GLOBAL ID：200903079727110403

半導体装置

発明者： 田中 義典
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-319241
公開番号（公開出願番号）：特開2002-134506
出願日： 2000年10月19日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】 ガードリング近傍のコンタクトホールの変形を抑制して、品質の向上、信頼性の向上を図ることができる半導体装置を得る。【解決手段】 複数のメモリセルアレイ、周辺回路およびガードリング部分を含む本番チップを有する半導体装置において、本番チップとダイシングラインの境界部分に形成されたガードリング1と、このガードリング1の内側に設けられたガードリング2とを備える。

請求項（抜粋）：

複数のメモリセルアレイ、周辺回路およびガードリング部分を含む本番チップを有する半導体装置において、上記本番チップとダイシングラインの境界部分に形成された第1のガードリングと、該第1のガードリングの内側に設けられた第2のガードリングとを備えたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/3205 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 21/88 S ,  H01L 27/10 621 C ,  H01L 27/10 681 E

Fターム (7件)：

5F033VV00 ,  5F033VV16 ,  5F033XX18 ,  5F033XX19 ,  5F083AD29 ,  5F083LA25 ,  5F083ZA28